自研MCU
核心电压1.2V;IO电压2.5V;
32k ROM、32kRAM
55nm/.13um
逻辑硬件AES、SM4算法引擎
*支持工规
**工规性能与此有差异
SATA Gen3 Host/Device 一对
符合Serial ATA Specification rev 3.1, 6Gb/s
支持原生指令排序NCQ (Native Command Queuing)
支持 FIS (Frame Information Structure)-based Switching
兼容SATA Gen1、Gen2
支持AHCI协议
1个SPI接口
支持高速SPI
1个IIC接口
支持Master/Slave模式
5个GPIO
可复用为SPI
最大可支持2组接口
支持全双工
GPIO复用
AES 256bit算法,ECB、CBC、XTS
SM4 256bit算法,ECB、CBC、XTS
64K字节ROM
- RSA 2048 bits DSS – hardware engine for RSA key pair generation,signing and verification
- HASH_DRBG以哈希算法为基础的确定性随机数产生器硬件模块
- White Noise TRNG熵源及真实随机数生成模块
- HMAC密钥哈希消息鉴别码的硬件模块
- 支持CMAC消息鉴别码的硬件模块
- 支持SHA256安全哈希算法的硬件模块
- 支持ECC(Elliptic curve cryptography)椭圆曲线算法
TCG OPAL 2.0
TCG TPM 2.0 对接
支持IEEE 16667
支持Mircosoft eDriver/EHDD
支持Windows BitLocker